<dl id="rvr3e"></dl>
    <div id="rvr3e"><ol id="rvr3e"></ol></div>
    <em id="rvr3e"></em>

    <div id="rvr3e"><tr id="rvr3e"><object id="rvr3e"></object></tr></div>
    <div id="rvr3e"></div>

      <em id="rvr3e"><ins id="rvr3e"></ins></em>

      <dl id="rvr3e"></dl>
      <dl id="rvr3e"></dl><dl id="rvr3e"></dl>

      <div id="rvr3e"><tr id="rvr3e"></tr></div>

          <dl id="rvr3e"></dl>

          <em id="rvr3e"><ol id="rvr3e"></ol></em>

          面试-先到面试网(mian4.com)查询面试公司相关信息招聘会面试网QQ交流群:141667671  登录 快速注册 帮助

          搜公司

          搜职位

          加入分享工资待遇

          免费分享12.0000家公司的待遇、评论、面试及工作环境信息!

          面试网笔试飞利浦笔试

          飞利浦员工笔试

          发布时间:2011-8-15

          试题及答案:

          1.用逻辑门和 cmos 电路实现 ab cd。
          2.用一个二选一 mux 和一个 inv 实现异或。
          3.给了 reg 的 setup 和 hold 时间,求中间组合逻辑的 delay 范围。
          4.如何解决亚稳态。
          5.用 Verilog/VHDL 写一个 fifo 控制器。
          6.用 Verilog/VDDL 检测 stream 中的特定字

          查看完整笔试

          飞利浦员工笔试

          发布时间:2011-8-15

          试题及答案:

          不知道是否所有职位都做相同的 on-line test,这里和大家分享一下我的网上测试吧,希望对准备做测试的同学们有所帮助。最近逐渐体会到了找工作的艰辛,大家都不容易,一起加油努力吧!!!
          (1)首先,最好能在网络条件、计算机条件较好较稳定,且环境比较安静(不要分散注意力)的地方准?#38468;?#34892;测试。因为测试是限时的,而且时间比较紧,一旦进入测试环节,倒计时就开始了,要全力以赴答题才可能完成。(注:网速不影响时间,SHL 将测试传到本地机,做完后上传,所以计算机不死机,网络不断网就行了)
          (2)登录 SHL 后,先简要填写个人信息,比如国籍等(英文,也有法语、德语或其他语种可选,无中?#30446;?#36873;);
          [全文……]

          查看完整笔试

          飞利浦员工笔试

          发布时间:2011-8-15

          试题及答案:

          刚做完 SHL,两个?#20339;?#20013;文,都提前答完。
          Verbal 肯定是英语水平好的?#25226;?#33521;文好,因为中文容易误解题意,不过英文的 verbal 我还是有点怕,只有选中文用英文的感觉来读。选英文的话难度跟 KPMG 的 verbal 相同,也就是 SHL 试做的水平。
          Numerical 是跟瑞银相同的题目,因为之?#21543;?UBS 载过论坛的一套题做过了,加上申的过程,等于做了两遍。这种 numerical 的题目难度是比 SHL 试做的水平,也就是 KPMG 笔试的难度低一个档次的,相信大家去载 UBS 的题源看两遍,都能做好。加上做飞利浦的题目可以选中文,我提前了差不多 7 分钟交卷(?#35805;?#27861;,又不能[全文……]

          查看完整笔试

          飞利浦员工笔试

          发布时间:2011-5-14

          试题及答案:

          1,用逻辑们和cmos电路实现ab cd
          2. 用一个二选一mux和一个inv实现异或
          3. 给了reg的setup,hold时间,求中间组合逻辑的delay范围。 Setup/hold time 是测试芯片对输入信号和时?#26377;?#21495;之间的时间要求。建立时间是指触发器的时?#26377;?#21495;上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。 保持时间是指触发器的时?#26377;?#21495;上升沿到来以后,数据稳定不变的时间。时hold [全文……]

          查看完整笔试

          • 当前共有4条记录,每页4条,当前1/1
          • 上一页
          • 1
          • 下一页
          快捷发布笔试题

          公司:

          职位:

          试题:

          (按Ctrl+Enter可快速提交)

          安徽十一选五网址